drop的最新动态

最后更新 : 2021.01.21  

drop的最新动态插图

基于VCD的动态剖析需要前端工程师凭据仿真模子提供测试,好比基于VCD为数字后端工程师天生一个VCD文件,以便使用VCD举行动态剖析。以是基于VCD的动态剖析适合项目后期,由于需要的器械比较多。

而且基于这个模子的动态剖析,剖析效果的准确性完全取决于前端工程师提供的VCD文件。若是VCD文件只指定了部门模块被翻转,可能会导致剖析效果过于乐观,甚至泛起错误的效果。

在之前推荐的文章中,可以参考在项目后期若何通过ECO举行改善。

项目后期踩这些坑可以这么简朴处置!(消防数字化后端实现)

究竟ECO解救IRDrop的方式有限,可能会影响时机和路由。因此,我们希望在数字后端实行的早期阶段可以接纳一些措施来防止过分的irdrop。下面,我对边肖爱集成电路社区做一个总结。

防止IRDrop的方式

对于powerdomain的设计,由于需要增添powerswitchcell,而且switchcell自己电阻比较大,会直接导致globalVDD经由powerswitchcell后约3%的功率消耗。以是要在项目前期评估中加入足够的MTCMOS。

推荐阅读:

教你做数字后端实现平面图

2.为时钟单元预留空间

由于钟罩上的电池周转率很高,我们可以通过为钟罩预留空间并将钟罩围成一个圈来改善电流消耗。下图以差别的方式显示了四个模块的单元填充的IRdrop效果(图中的垂直坐标是有IRDrop问题的单元数目)。

时钟细胞的细胞填充可以通过以下下令实现(下令的选项应该是学人,基本功):

create_keepout_margin

设置时钟单元

3.支解高流动的公共drop的最新动态汽车

对于高流动的总线,若是如下图所示以相等的距离将longnet插入缓冲区,则可能会泛起irdrop问题。

若是我们处置高流动性的,处置效果如下图所示,即每个网是交织的。因此,IRdrop的风险大大降低。

为了实现这个目的,我们可以在ICC/ICC2中使用一个异常有用的下令:

Add_buffer_on_route可以通过指定first_distance、repeater_distance和repeater_ratio来划分长线路。这个下令被普遍用于修复maxtransition,它险些被用在边肖的每个项目中。

4.时钟错位法

对于设计中可能同时翻转的内存,我们以为通过引入一个特殊的clockskew,它们的时钟不会同时翻转,短时间错开,从而制止峰值电流,提高IRDrop。

5.提前将去盖器插入高周转率模块

对于设计周转率高的模块,我们可以通过在放置模块的区域伪随机插入去盖细胞来改善irdrop。实验数据解释,该方式可以将IRdrop提高1.5%。

6.扩展单元高翻转模块的寄存器

对于数字IC后端设计中的高频模块,通常会有一个模块的周转率特别高。然则这个地方的动态irdrop往往很大,而芯片其他地方的IRDrop值比这个地方小许多。若是不修复这个地方的irdrop(irdrop瓶颈),可能会直接影响整个芯片的性能。

drop的最新动态插图1

详细做法:

把牢房涣散在这个区域

只管不要把这个区域的寄存器放在统一行

好了,今天的分享就到这里。若是你以为文章内容还不错,请分享转发,谢谢!

bridrop的最新动态ghtdrop 专注“最后一英里”

上周,在2021年消费电子展(CES)技术会议上,通用汽车宣布,它是一家致力于提供电力最后一英里交付解决方案、软件和服务的新企业。新合资公司投放市场的首批产品之一将是轻型商用卡车,可行驶250英里,最大有效载荷为1万磅,是通用汽车的电池和皮下驱动电机技术。它将于今年晚些时候上市,因此我们将其与基于内…

drop away drop to

官方建议是确立一个目录结构,如图2所示。其中,def包罗差别模块的逻辑和物理毗邻。通过ICC或ICC2写响应的def文件。

图形剖析目录结构

lef是指IP、io、子模块的lef。除了子模块的lef,其他工厂会提供响应的文件。子模块的lef可以从。这里要注意的是第一个必须写进去的。库是指由工厂或供应商提供的尺度单元、内存、ip、io和其他子模块的库文件。

Ploc文件,也叫PAD文件,包含了设计中电源点的所有信息,如powerpad和centerpad的实例名、坐标位置、图层级别、powernet信息等。Spef文件是在数字后端实现后,从RC提取出来运行STA的spef文件。

Tech文件是指Apache的tech文件,一样平常可以由ircx2tech天生。

详细订单如下:

IRC x2tech-IRC _ ircx . RC _ cworst . ircx-orc _ ircx . RC _ cworst . tech-VMAX-MiRC x2tech . mapping

准时文件可以由STA中的PTsession天生。详细生产步骤如下:

restore_sessiontop.pt_session

sourcept2timing.tcl

getSTA*

VCD(ValueChangeDump)文件一样平常由数字前端工程师提供。VCD文件是在IEEE1364尺度(VerilogHDL语言尺度)中界说的ASCII文件。主要包罗表头信息、预界说变量、变量值转变信息。正是由于它包含了信号的转变信息,以是相当于记录了整个仿真的信息。我们可以使用这个文件来重现模拟和显示波形。由于VCD是verilogHDL语言尺度的一部门,以是所有的verilog模拟器都应该能够实现这个功效,允许用户通过Verilog代码中的系统函数来转储VCD文件。我们可以使用VerilogHDL的系统函数$dumpfile来天生波形,使用$dumpvars的参数来指定我们在仿真中提取一些特定模块和信号的数据。

由于VCD记录了信号的完整转变信息,以是我们也可以通过VCD文件来估量设计的功耗,这在其他波形文件中是没有的。primetime x(PrimePower,其实是一个功率剖析的Signoff工具)可以通过输入网表文件、带有功率信息的库文件以及模拟后天生的VCD文件来实现功率剖析。

由于静态IrdOp剖析是基于每个实例中的平均功率漫衍,以是我们需要在剖析IrdOp之前为设计中的每个子模块分配一个估量的功耗值。为了确定这个功耗值,有需要凭据以前的项目履历或丈量的功耗值增添分外的余量。若是该功耗值设置不合理,剖析效果将没有参考值。此外,有需要设置一个合理的togglerate值。

参考剧本如下:

#Setupanlysismode

setupanalysis_modestatic

#设计导入

importgsrtop.gsr

setupdesign

#Powercalculation

performpwrcalc

# ExtractPGRC

执行提取-电源-接地

performgridcheck

#性能剖析

性能剖析-静态

#performemcheck-modeavg

#runRedhawkexplorer

探索设计

#-constraint_filecons.rpt

#savedatabase

exportdbstatic_ir.db

相关阅读

- END -

14
0